論理回路概説 ~Logic Circuit~

論理回路全般の説明 ~Explanation as to Logic Circuit~

   

 このサイトでは基本方針

        JIS C 0617に従って回路図を描いています。 


     以下に各図記号の規格を示します。











投稿者 セプト 0 件のコメント:
ホーム
登録: 投稿 (Atom)

項目 item

  • ホーム home
  • 基本ゲート ~fundamental gate~
  • 乗法標準形 conjunctive canonical form
  • 加法標準形 disjunctive canonical form
  • 三入力カルノー図 3 input Karnaugh map
  • 四入力カルノー図 4 input Karnaugh map
  • カルノー図の例 ~the example of karnaugh map ~
  • 半加算器の概要 Half Adder
  • 全加算器の概要 Full Adder
  • 論理回路の例 logic circuit example
  • ~JIS C 0617 & ANSI Y 32.14~ JISとANSIの対比

MIL記号での表示 Military Standard version

  • MIL記号での半加算器 ~Half Adder by Military Standard~
  • 論理回路→論理式 ~from logic circuit to logical expression~
  • NANDゲート ~NAND gate ~
  • NORゲート  ~NOR gate~

GoogleAds

「Awesome Inc.」テーマ. Powered by Blogger.